存储单元电路原理图

　　存储单元电路原理图_计算机硬件及网络_IT/计算机_专业资料。硬盘生产全过程

　　采用 EEPROM 工艺设计通用阵列逻辑器件 ——遇到的问题与解决方案 深圳市国微电子股份有限公司 裴国旭 电可擦除只读存储器（EEPROM）工艺可广泛运用于各种消费产品中，像微控制器、 无线电话、数字信号处理器、无线通讯设备以及诸如专用芯片设计等诸多应用设备中。0.18 μmEEPROM 智能模块平台可广泛应用于快速增长的 IC 卡市场，如手机 SIM 卡、借记卡、 信用卡、身份证、智能卡、USB 钥匙以及其他需要安全认证或需时常更新和编写资料的应 用设备中。 利用 EEPROM 工艺的可擦除，可重新编程的特点，用 EEPROM 单元组成阵列，通过 对阵列单元的编程可实现芯片的不同逻辑功能。 EEPROM 工艺的存储单元由两个 NMOS 晶体管组成， 如图 2,N1 为耐高压增强型 NMOS 晶体管作为存储单元的控制晶体管，.N2 为耗尽型 NMOS 晶体管,有两层硅栅，一层为浮栅 用来存放电子．N2 就是存储单元的存储晶体管． 图 1 存储单元物理结构图 图 2 存储单元电路原理图． 存储单元的擦写原理（图 1，图 2） ：存储单元控制栅(CG)为 16V, 存储单元选择栅(SG) 为 15V, 存储单元的位线” ，存储单元的源端(VS)悬空，电子由隧道窗口进入 到浮栅(FLOAT_GATE)上，并保持住。当进行读操作时，CG 接“0” ，由于浮栅上存有电子， N2 的浮栅为负 5V 左右，因此关闭了耗尽型 N2 晶体管，达到了擦除的目的。当 CG=“0” ， SG=15V，VB=16V，VS 悬空时，浮栅上的电子会从隧道窗口放掉，当进行读操作时，CG 接“0” ，由于浮栅上没有电子，N2 的浮栅为 0V 左右，由于 N2 是耗尽型 NMOS 晶体管， 在栅极电压为 0V 时也导通，达到写入目的。 在测试芯片的过程中发现可以写数据，无法擦除数据。芯片的工作电压为 5V，擦写时 高压引脚(VH)输入 15V 电压，VH=15V 信号是通过控制逻辑提供给 EEPROM 单元，芯片的 擦除过程是把所有的 EEPROM 单元一次性擦除，而写入可以只写一个 EEPROM 单元，经 过实验，只给一个 EEPROM 单元写“1”可以成功，将所有的 EEPROM 单元写“1”也可 以成功。当实行对 EEPROM 单元全部擦除时却不成功。 在设计时将提供给 EEPROM 阵列单元的高压信号(VPP)引出作为一个测试引脚。在写 入操作时， 监测 VPP 引脚， 电压可以达到 15V 并保持 4 毫秒， 证明写操作时 VPP 信号正常。 在全芯片擦除操作时 VPP 引脚电压不但未升高， 反而为地电平。 此时测量 15V 输入引脚 VH 的电压为 15V。通过对测试结果进行分析：芯片存在漏电的可能，但无法确定具体位置。 为了找到漏电的位置，采用微光拍照（上海宜硕）的方法。微光拍照捕捉的是 PN 结及 MOS 晶体管沟道有电流通过时发出的光。 在对芯片反复擦除时进行微光拍照， 在给 EEPROM 阵列 SG 端提供电压的开关模块（SＧ_V）处亮度最高。SG 作为阵列的字线 个开关模块（SＧ_V） 。每个开关模块（SＧ_V）都提供一个１５Ｖ的高压信号， 该信号线Ｖ的 N 型阱(ＮＷＥＬＬ)和接地的Ｎ型注入区(N+)。 该工艺中第一层金属引线跨过两个Ｎ型区，当金属线Ｖ时将 使Ｎ型场管导通， 导通电流为１μＡ。 检查芯片版图没有第一层金属线跨越该区域的Ｎ阱和 Ｎ＋。 另外用测试机对芯片进行测试， 在芯片的高压输入引脚ＶＨ处分别加１０Ｖ， １１Ｖ， １２Ｖ，１３Ｖ的电压，让芯片执行擦除的动作，监测 VPP 的电压仍然为地电平。由此判 断执行擦除操作时的漏电不是因为寄生的 NMOS 管造成的，因为电压在１３Ｖ以下时第一 层金属引线的寄生 NMOS 管不导通，那么第二层金属引线的寄生 NMOS 管就更不能导通。 是什么导致芯片漏电，使 VPP 的电压上不去呢？只有重新从芯片的设计开始着手，检 查 VPP 电压的仿真波形。 由于 EEPROM 单元必须要有高压１５Ｖ的信号才能实现擦写的操 作，为了保护 EEPROM 单元免受高压冲击，影响使用寿命，对外部输入的高压信号进行了 处理，让加到 EEPROM 单元的信号在几毫秒内缓升到１５Ｖ。以达到保护 EEPROM 单元 的目的。电路仿真擦写操作 VPP 都能升到１５Ｖ，仔细观察擦除时 VPP 的电压波形，VPP 先由５ｖ掉到３.６Ｖ再缓升到１５Ｖ。如图三：ＶＨ为输入，VPP 输出端口，通过依次关 闭Ｎ３到Ｎ１０几个 NMOS 晶体管来达到让 VPP 缓升。 图 3 VPP 缓升电路原理图。 开关模块(ＳＧ_V)的控制原理（如图四） ：开关模块(ＳＧ_V)包括Ｒ_ＨＬ输入端 口, GND_REF 输入端口,VPP 输入端口（端口信号由 VPP 缓升电路输出 VPP 提供）,SG_V 双向端口．信号Ｒ_ＨＬ为“０” ，ＧＮＤ_ＲＥＦ为“０”,当ＳＧ_V 为“０”时Ｐ２导通， 使Ｐ１关闭，ＳＧ_V 输出信号为“０” 。当ＳＧ_V 开关模块Ｐ２关闭，Ｎ１打开，则Ｐ１ 打开，VPP 信号经过Ｐ１，Ｐ３输出到ＳＧ_V 端口。ＳＧ_V 随 VPP 的缓升到１５Ｖ达到 擦写的目的。 由于缓升电路的下拉电流过大使 VPP 电压低到 3.6V,当开关模块（ＳＧ_V）的Ｓ Ｇ_V 端口的信号为“１” （近５Ｖ）时，Ｐ３（PMOS 晶体管）的漏端(Ｐ＋)与Ｐ３所在的 Ｎ阱中的偏置Ｎ型孔(Ｎ+)形成正向导通的二极管。由于 N 阱的偏置Ｎ型孔接在 VPP 上，即 SG_V 与 VPP 寄生的二极管正向导通。造成闩锁，使 VPP 无法升高。 图 4 ＳＧ_V 开关模块电路原理图 通过以上分析，判断 VPP 电压升不上去，是电路产生了闩锁，如何能证明这一点呢？ 采取了如下措施：在芯片的外部接一个二极管，二极管的两端分别接到电源和芯片 VPP 引 脚上，让电源对 VPP 引脚正向导通，限流 500ＭA,这样保证 VPP 的电压不会过低又不会阻 碍 VPP 的电压升高，目的是让ＳＧ_V 与 VPP 寄生的二极管保持反向的偏置。在这种情况 下测试擦写功能全部正常。 通过外接二极管进行测试确定了问题所在，为了不使 VPP 被拉得过低，切断Ｎ３_Ｎ４ 和Ｎ５_Ｎ６两组下拉 NMOS 晶体管，为了验证方案是否可行，采用激光切割的方法断开两 组 NMOS 晶体管。经过测试芯片功能正常。 总结：１，在设计时要绝对避免寄生二极管不正常导通，控制好各点信号电压。 ２，电路结构要合理，避免可能的风险。图 5 为改进后的ＳＧ_V 的电路。ＳＧ_V 与 VPP 寄生的二极管一直保持反向偏置。 图 5 改进后的ＳＧ_V 电路原理图。 作者简介 深圳市国微电子有限公司集成电路设计二部任 IC LAYOUT 工程师。获工学学士学位。 熟练掌握从版图建库， 布局， 验证， 提取寄生参数到 tapout 数据的设计流程。 对于 SMIC 0.35u SPTM polyside 工艺，HHNEC 0.35u DPDM eeprom 工艺，CSMC 0.5u DPDM MIX 及 0.6u DPDM eeprom 工艺等有投片成功的经验。